10月29日、pbxscience.comが「Pat Gelsinger-Backed Nagare Labs Unveils Z2RAM, a New Memory Architecture Aimed at the AI Memory Wall」と題した記事を公開した。元Intel CEOのPat Gelsingerが支援するNagare Labsが、AIのメモリボトルネック解消を狙う新メモリアーキテクチャ「Z2RAM」を発表した。SRAMの速度・DRAMの密度・NANDの積層性を一つに統合するという野心的な主張だが、シリコンでの実証はまだこれからだ。
SRAMの速さ、DRAMの密度、NANDの積層性を一つに
AIワークロードで深刻化している「メモリウォール」——プロセッサの演算速度に対してメモリの帯域・容量が追いつかない構造的問題——に正面から挑む新興企業が登場した。
ジョージア工科大学（Georgia Tech）のスピンアウトであるNagare Labsが、2026年10月26日にステルスモードから正式に姿を現した。500万ドル（約7億5,000万円）のシードラウンドを完了しており、リード投資家はベンチャーファームのPlayground Globalだ。同社のゼネラルパートナーには元Intel CEOのPat Gelsingerが名を連ねており、今回の投資を主導した。
同社の創業者は、Georgia Techの研究者であるSuman DattaとShimeng Yuだ。DattaはIII-V族および酸化物半導体を用いた次世代トランジスタ研究の第一人者であり、Yuは不揮発性メモリ・ニューロモーフィックコンピューティングを専門とし、3Dフラッシュメモリのモデリングで知られる。この2人が中心となって開発した「Z2RAM」は、以下の特性を一つのアーキテクチャで実現することを目指している：
- SRAMに迫るアクセス速度
- DRAMに匹敵する集積度
- NANDフラッシュに近い垂直積層スケーラビリティ
Gelsingerは「過去30年間、広く普及したメモリの種類は実質的にSRAM・DRAM・フラッシュの3つに限られてきた」と述べており、Z2RAMをメモリ産業がその間に見たことのない突破口と位置づけている。
DRAMと何が違うのか
従来のDRAMはキャパシタに電荷を蓄えることでデータを保持する。一方Z2RAMは、酸化物半導体材料（oxide semiconductor materials）を用いたトランジスタベースのメモリセルを採用している。酸化物半導体はシリコンと比べてリーク電流が極めて小さく、セルの電荷保持に有利とされる特性を持つ。
最大の特徴の一つは非破壊読み出しだ。DRAMは読み出しのたびにセルの電荷が失われるため、読み出し後に再書き込みが必要になる。Z2RAMはこの再書き込みが不要なため、アクセスレイテンシの削減が期待できる。
製造面でも差別化を図っている。Z2RAMは標準的なBEOL（Back-End-Of-Line：チップ製造工程の後半工程であり、配線層を形成するフェーズ）プロセスで製造可能であり、EUV（Extreme Ultraviolet：極端紫外線リソグラフィー。微細パターン形成に用いる最先端露光技術）を使わずに複数のメモリ層を1回の露光で形成できる。積層構造はHBM（High Bandwidth Memory）のように別ダイをパッケージングするのではなく、NANDフラッシュの製造方式に近い形でメモリ層を積み上げ、3Dハイブリッドボンディングによってロジックチップの直上に統合する計画だ。
理論上はこのアプローチによりHBMより製造コストを下げられる可能性があるが、シリコンでの実証はまだなされていない。
AI向けとして最も刺さるポイント：密度5倍超のオンチップメモリ
密度の目標値として、Z2RAMの初期実装はSRAMの5倍超のビット密度を掲げている。
これが特に意味を持つのは、GroqのLPUのようなSRAM純粋型のAIアクセラレータだ。オンチップ容量が数倍になれば、同じモデルを保持するために必要なチップ数を減らせる。しかもSRAMクラスの帯域幅を維持したままで、だ。
大規模言語モデルの推論では、重みパラメータをいかに高速かつ低レイテンシでプロセッサに供給できるかがスループットの律速になる。Z2RAMが主張どおりの密度と速度を両立できれば、この「メモリウォール」の緩和に直結する可能性がある——ただし、それはあくまで実測値が伴った場合の話だ。
現時点での課題と現実的な見通し
率直に言えば、Z2RAMはまだ研究室のプロトタイプ段階だ。大学のクリーンルームの設備限界を超えるために、Nagare Labsは製造・研究パートナーを探している状況にある。
会社が示しているロードマップは以下のとおりだ：
- 4年以内：動作するチップサンプルの提供
- 10年以内：商業出荷の実現
未解決の課題も明示されている。このクラスのメモリに対応した標準インターフェイスが存在しないこと、そして酸化物半導体材料の長期的な安定性が大規模製造の前に実証される必要があることだ。インターフェイス標準については、JEDECのような標準化団体での議論が先行して必要になる局面もあり得る。
Gelsingerは今週、Playground Globalのポートフォリオ企業6社を率いて台湾を訪問し、サプライチェーンパートナーを探した。その中でNagare Labsだけが今回のタイミングで公式デビューを果たした。
プロトタイプの実測データが公開されるまでは、Z2RAMは「有力な投資家が後ろ盾につく有望な主張」にとどまる。
詳細はPat Gelsinger-Backed Nagare Labs Unveils Z2RAM, a New Memory Architecture Aimed at the AI Memory Wallを参照していただきたい。
