9月12日、Ramish Zafarが「Report: TSMC to Double CoWoS Capacity by 2028 as AI Chip Shortage Spills Over to Rivals」と題した記事を公開した。AIチップの爆発的な需要増を背景に、TSMCの先端パッケージング技術「CoWoS」の供給不足が深刻化している。TSMCは2028年末までに生産能力を倍増させる計画だが、それまでの3年間は需給ひっ迫が続く見通しで、UMC・Amkor・ASEといった後工程メーカーや、Intelの代替パッケージング技術にも商機が生まれつつある。
2028年末に月産26万枚へ──TSMCのCoWoS拡張計画
台湾メディアの報道によると、TSMCは2028年末までにCoWoS（Chip-on-Wafer-on-Substrate）の生産能力を月産26万枚（12インチウェーハ換算）に引き上げる計画だという。2025年末時点での生産能力は月産13万枚とされており、約3年で倍増する計算だ。
拡張の中心となるのは、米国アリゾナキャンパスの生産施設と台湾のAP7施設である。ただし、現状ではアリゾナで製造されたチップも、パッケージング工程はすべて台湾で行われており、チップを航空輸送して台湾に持ち込む必要がある。CoWoSのパッケージング能力がアリゾナに整備されれば、このボトルネックが解消される可能性がある。
CoWoSは、NVIDIAをはじめとする主要AIチップメーカーが採用する先端パッケージング技術だ。メモリチップとロジックチップの間にシリコンインターポーザー（TSV＝Through-Silicon Via、シリコン貫通電極と呼ばれる垂直配線を持つ中間基板）を挟むことで、高帯域・低レイテンシの通信を実現する。高電力・高性能が求められるAI向けGPUに不可欠な技術であり、NVIDIAのH100・H200・B200といった主力製品がいずれもCoWoSを採用している。
NVIDIAはTSMCのCoWoS需要の大部分を占める最大顧客とされており、その依存度の高さがTSMC単独での供給を構造的に難しくしている要因のひとつでもある。またCoWoSはHBM（High Bandwidth Memory）とGPUダイを同一パッケージ上に統合する工程を担うため、SK HynixやSamsungのHBM増産計画とも密接に連動している。
CoWoS不足が生み出すライバルへの波及効果
TSMCのCoWoS需要が供給を上回り続けている影響で、UMC、Amkor、ASEといった他のパッケージングサービス企業への発注が増加している。これらの企業はもともとTSMCの競合ではなかったが、AI半導体の爆発的な需要拡大が業界の構造を変えつつある。
代替技術として注目されているのが、IntelのEMIB-T（Embedded Multi-die Interconnect Bridge）だ。もともとIntelが自社製品向けに開発したEMIB技術をベースとしており、シリコンインターポーザーの代わりにオーガニック基板内に埋め込んだブリッジ回路でチップ間接続を実現する点でCoWoSとはアーキテクチャが根本的に異なる。元記事ではEMIB-Tを「CoWoSに対する代替ソリューション」として紹介しているが、'-T'サフィックスが何を意味するかについての詳細な説明は元記事中にはない。
台湾のアナリストの試算によれば、EMIB-TのCoWoS換算能力は2027年に月産1.5〜2万枚、2028年に月産4〜4.5万枚に達する見込みだという。TSMCの26万枚と比べると規模は小さいが、無視できない存在感だ。
EMIB-TはGoogleやAmazonが設計するカスタムAIチップ（GoogleのTPUなど）に適した技術とされており、汎用AI GPUを主戦場とするCoWoSとは棲み分けが生じている。
需給ひっ迫の構造は当面続く
CoWoSの生産能力は増強されるとはいえ、AI半導体需要の伸びはそれを上回るペースで続いている。TSMCのCoWoS歩留まりはすでに**98%**に達していると報告されており、品質面での余地は少ない。残る課題は純粋な製造キャパシティの問題だ。
2028年に月産26万枚が実現したとしても、それまでの3年間はUMC・Amkor・ASE、そしてIntelといった代替勢力にとって追い風となる状況が続くとみられる。AI向けデータセンター投資が引き続き拡大する中、先端パッケージングはシリコン設計と並ぶ半導体産業の主要ボトルネックとして当面その地位を保ちそうだ。
詳細はReport: TSMC to Double CoWoS Capacity by 2028 as AI Chip Shortage Spills Over to Rivalsを参照していただきたい。
