8月26日、Hassan Mujtabaが「Cerebras CS-4 Delivers A 30x Uplift In AI This Year, But Next-Gen Racks Already In Works With CS-5 Pumping Out 10K TPS Per User In 2027 & CS-6 Bringing 3D Wafer-Scale SRAM」と題した記事を公開した。ウェーハ1枚をそのまま1チップとして扱うCerebrasの設計思想は、GPUが抱えるチップ間インターコネクトのボトルネックをアーキテクチャレベルで回避しようとするものだ。Hot Chips 2026で公開された最新鋭「CS-4」の技術詳細は、その思想が数値として結実した内容であり、さらにCS-5・CS-6の将来ロードマップも初めて明らかになった。
NVIDIAの2000倍の帯域幅——CS-4の数字の意味
Hot Chips 2026において、CerebrasはCS-4ラックスケールソリューションの技術詳細を公開した。CS-4はWSE-3T（Wafer Scale Engine 3 Turbo：従来のWSE-3をベースに高クロック・高帯域幅に最適化した上位版）チップを搭載し、前世代CS-3比で以下の性能を実現する。
- トークン生成速度：最大 2倍
- スループット（ワットあたり）：最大 10倍
- 各種モデルでのトークン生成速度リード：最大 30倍
数字の中でとりわけ目を引くのが帯域幅だ。CS-4（WSE-3T 1チップ）のオンチップSRAM帯域幅は43,200 TB/s。NVIDIA Rubinの22 TB/s、AMDのMI455Xの23.3 TB/sと比較すると、Rubin比で約2,000倍という数値になる。ただし、NVIDIAやAMDの数値がHBM4（High Bandwidth Memory 4：チップ外部に積層する高速DRAMの規格）を指すのに対し、CerebrasはウェーハオンボードSRAMの生帯域幅を計測しており、メモリ種別が根本的に異なる非対称な比較である点には注意が必要だ。
コンピュート性能面では、CS-3が1チップ（WSE-3）で125 PFLOPsだったのに対し、CS-4は3チップ（WSE-3T×3）で750 PFLOPsを達成。SRAMは44 GBから132 GB（44 GB×3）へ拡大している。なお、CS-3が搭載する「WSE-3」はStandard版であり、CS-4が搭載する「WSE-3T」はそのTurbo版に相当する。両者はダイ世代こそ共通するが、動作クロックや帯域幅の特性が異なる別バリアントである。
モジュール設計「Nexus」——電源・冷却・IOを独立分離
CS-4の物理設計の核心はモジュラー構成の「Nexus」ラックプラットフォームだ。Nexusとは、ウェーハスケールエンジンをデータセンターラックへ接続するための専用プラットフォームを指し、電源・コンピュート・IOを独立したモジュールとして統合できる設計になっている。各ラックにWSE-3Tを1チップずつ搭載した「バックパック」（ウェーハチップをラック背面に直接マウントするユニット）が接続される構造で、製造面ではCS-3比で部品点数50%削減、組み立て工程の60%自動化を実現している。
電力供給では、PCBを介さずチップをDC/DCコンバータに直接載せる54.5VDC Busbar方式を採用。NVIDIA Rubinでは電源コンバータとシリコン間の距離が50mmあり、PCB内での電力損失が課題とされているが、Cerebrasはこれをわずか0.5mmまで短縮し、従来のGPU構成比100倍の改善をうたう。
ファブリック（チップ間接続）についても、CS-4はウェーハ上に53.5 PB/sのファブリックをケーブルなしで実現。NVIDIA Rubin NVL72が5,000本のケーブルで260 TB/sのNVLink速度を出すのに対し、CS-4はGPUインターコネクト比で200倍の帯域幅を持つとしている。
CS-5は2027年に1万トークン/秒/ユーザーを目指す
Cerebrasは同時に、CS-5（2027年投入予定）とCS-6のロードマップも初めて公開した。
CS-5は300億〜数兆パラメータモデルに対応し、推論速度として以下を目標値に掲げる。
- Gemma 4 31B / gpt-oss 120B：ユーザー1人あたり最大10,000トークン/秒
- DeepSeek・Kimi・GPT 5.6 SOLなどフロンティアモデル：最大5,000トークン/秒/ユーザー、最大300万トークン/秒/MW
CS-6はさらに先を見据え、3DパッケージングによるウェーハスケールSRAMをWSEチップ上に積層する構造を採用予定。フットプリントを桁違いに小型化しながら、市場最速のAI推論速度を目指すとしている。
現時点でCS-4はアーリーアクセス段階にあり、一般提供は2026年Q3を予定している。
ウェーハスケール設計がGPU設計と根本的に異なる理由
GPUクラスタでは、複数の個別チップをNVLinkやInfiniBandといった外部インターコネクトで結合して処理能力を束ねる。このアーキテクチャは柔軟性が高い反面、チップ間通信のレイテンシと帯域幅が性能の上限を規定しやすい。これに対しCerebrasは、シリコンウェーハをダイシング（個片化）せずにそのまま1チップとして利用するウェーハスケールエンジン（WSE）を開発・量産してきた。これにより、数十万のコアがウェーハ上の金属配線で直結され、外部インターコネクトを必要としない超高帯域幅のファブリックを実現している。
今回CS-4が発表されたHot Chips 2026は、GoogleのTPUやNVIDIAのBlackwellアーキテクチャなど主要AIチップの最新動向が集まる年次カンファレンスであり、Cerebrasが同舞台でウェーハスケール技術の詳細を公開したことは、技術的な成熟度を業界に示す意味でも注目に値する。
CS-5・CS-6のロードマップはまだ具体的な仕様の開示が限定的だが、AIモデルの大規模化に合わせてウェーハスケールエンジンを進化させていく方向性は明確に示された。GPUベースの設計とは発想の起点が異なるCerebrasのアプローチが、今後のAIインフラ競争においてどのような位置を占めていくか、引き続き注目される。
