7月28日、The Next Platformが「Nvidia Accelerates Chip Engineering With AI Agents」と題した記事を公開した。この記事では、NvidiaがAIエージェントを自社チップ設計プロセスに本格投入し、EDA（Electronic Design Automation：電子設計自動化）ワークフローを根本から変えようとしている取り組みについて詳しく紹介されている。
チップ設計の複雑さが「従来手法の限界」を超えた
Nvidiaの計算エンジニアリング担当VP兼GMであるTim Costaは、業界が直面するスケールの問題をこう表現している。
「重要なのは個々の数字ではなく、スケール・アーキテクチャ・パッケージング・システム複雑性の相互作用だ。従来の設計プロセスはそのスケールの課題についていけない」
具体的な数字を挙げると、2030年までに業界は2兆個のチップを生産し、月間約4,100万枚のウェハーを処理すると予測されている。1パッケージが1兆トランジスタに近づき、コンピューティングシステム全体ではクアドリリオン（千兆）オーダーのトランジスタ数に達しようとしている。一方でチップを市場に出すまでには、シミュレーション・検証・実装に数年を要する。AIの進化スピードと設計サイクルの長さの乖離が、この問題の核心だ。
自社チップで自社の次世代チップを設計する——Vera CPUの投入
最も具体的な事例が、NvidiaのArm系CPU「Vera」（CV100）のEDAワークフローへの展開だ。Veraは88基のカスタム「Olympus」コアと1.2 TB/秒のLPDDR5Xメモリサブシステムを搭載する。
NvidiaはこのVeraを、SynopsysのVCSおよびCadenceのJasperプラットフォーム上で稼働させており、早期エンジニアリングテストではAMDのEPYC Torrentシステムと比較して1.5倍のパフォーマンスを記録したと述べている。
注目すべきは用途だ。NvidiaはVeraを使って、次世代CPU「Rosa」の設計を進めている。RosaはRigelコアをベースに、2028年のFeynmanデータセンタープラットフォームの一部として登場予定であり、「自社CPUで次の自社CPUを設計する」という構造になっている。
EDAベンダーも総動員——Cadence・Synopsysとのエージェント連携
EDA（チップの論理設計から物理実装・検証までを支援するソフトウェアツール群の総称）の二大巨頭であるCadenceとSynopsysも、AIエージェントの導入を急加速させている。
Cadenceは今年2月に「AI Super Agent」を発表し、その後TSMC・Google・Nvidiaとのパートナーシップを相次いで締結。先月には「AuraStack AI Super Agent」を発表した。このツールはエンジニアの指示のもとで数百のシミュレーションを並列実行し、従来5週間かかっていた作業を1日以内で完了させられるという。RTL（Register Transfer Level：チップの論理動作を記述する設計抽象レベル）検証サイクルを40倍高速化するとCadenceは主張している。
Synopsysは今週（7月27日）、NvidiaだけでなくAMD・Microsoft・Intelとのエージェント型AIコラボレーションも発表。Design Automation Conferenceで披露した「Fully Autonomous Design Verification Workflow」は、NvidiaのNemotron Ultraモデル・Agent Toolkit・OpenShellランタイムを組み合わせ、他プラットフォームと比較してRTL検証を50倍高速化できるとしている。
Agent ToolkitとCUDA-Xの拡張
Nvidiaは3月にAgent Toolkitを発表していたが、今回さらに拡張した。
PhysicsNeMoは従来、専門家が手動で操作するAI物理モデルのフレームワークだったが、今回の再設計でエージェントが呼び出せるオープンなコンポーザブルライブラリ群に刷新された。物理演算・GPUネイティブなメッシュ処理・分散トレーニング・データキュレーションなどをカバーしている。
CUDA-Xには新たにcuISS（大規模スパース線形システム向けGPUネイティブ反復ソルバー）が追加された。cuISSが対象とするのは、偏微分方程式を離散化した際に生じる大規模スパース線形システムの求解であり、物理シミュレーションの中核をなす計算だ。従来の直接法ソルバーであるcuDSSでは対応しきれないメモリ効率・スケーラビリティの要求に応えるためのものとして位置づけられている。「スパース」とは行列の大部分がゼロ要素で占められる構造を指し、大規模シミュレーションでは一般的に現れる。
まとめ
Nvidiaがここで見せているのは、AIをチップ設計の「補助ツール」ではなく「エンジニアリングインフラ」として位置づける転換だ。自社CPUのEDA検証に自社CPUを使い、EDAベンダーとのエージェント統合で検証サイクルを数十倍短縮する——これは半導体設計の方法論そのものへの介入である。
Cadenceの「40倍高速化」、Synopsysの「50倍高速化」という数字が仮に現場レベルで実証されれば、設計エンジニアの役割は「検証作業の実行者」から「エージェントの監督者・評価者」へと本格的にシフトすることになる。チップ設計という超高度専門領域において、AIエージェントが担える範囲がどこまで広がるかは、今後の半導体産業の構造変化を占う指標となるだろう。
詳細はNvidia Accelerates Chip Engineering With AI Agentsを参照していただきたい。
