9月4日、EEBenchが「Can AI design circuit boards yet?」と題した記事を公開した。現在のAIモデルが回路基板設計においてどこまで実用的な仕事ができるか、シミュレーションベースのベンチマークで定量的に測定した結果を詳しく紹介している。

結論から言うと、2026年9月時点のトップモデルでも正答率は6割程度だ。「コンデンサを追加すればいい」という方向性は正しくつかめても、実際の部品特性まで考慮した上で設計を完結させることは、今のAIにはまだ難しい——というのが測定結果の示す現実だ。

きっかけはGPT-6 AstraのKiCadデモ

この検証が生まれた直接のきっかけは、OpenAIがGPT-6 AstraのデモでKiCad（オープンソースの回路基板設計CAD）を使った回路基板設計を公開したことだ。デモは視覚的に印象的だったが、本質的な問いは残った——「AIが出力した回路は、実際に動くのか？」

EEBenchはその問いに答えるため、回路設計専用のベンチマークを構築した。ポイントは、AIにGUIのCADツールを操作させるのではなく、atopileという宣言型言語で回路を記述させることだ。atopileはコードで回路の構造・制約・部品仕様を記述できるツールで、GUIベースの操作と異なり、AIのコンテキストウィンドウが「座標」「メニュー操作」「アプリケーションの状態」で埋まらない。コンポーネント・配線・電気的制約を直接扱えるため、設計→ビルド→シミュレーション→失敗箇所の確認というループをツールを切り替えずに回せる。

以下は実際にAIが記述するatopileコードの例だ（ホールドアップ回路の構造を定義している）：

.Submission: @type {
    .vin:   ELEC::ElectricPower
    .vhold: ELEC::ElectricPower
    .vhold.lv ~ .vin.lv
    .c_bank: ELEC::Capacitor {
        .capacitance             &= 22uF +/- 20%
        .max_voltage             &= 10V..25V
        .temperature_coefficient &= "X5R"
        .package                 &= "0805"
    }
    .vhold.hv ~> .c_bank ~> .vhold.lv
}

コーディングエージェントにコンパイラとテストを与えるのと同じ構造だ、とEEBenchは説明する。

「コンデンサを追加すればいい」だけでは落ちる

タスクの一例が、住宅用電力メーターの設計だ。5V電源が遮断されたとき、プロセッサが積算値をフラッシュメモリに書き込めるよう、20ms間プロセッサを生存させる必要がある。保護レールはその間、プロセッサのブラウンアウト閾値である3.0Vを上回り続けなければならない。

ほとんどのモデルは「コンデンサを追加する」という方向性には正しくたどり着く。問題はその先だ。

セラミックコンデンサには、印加電圧によって実効容量が公称値から大幅に低下する「DC-バイアス特性」がある（たとえば公称22µFのコンデンサが5V印加時に実効10µF程度まで落ちることも珍しくない）。あるモデルが提出した設計では、公称22µFのコンデンサが4.7Vバイアス下で実効容量11.4µFしか発揮できなかった。要求される545µFに対してはるかに不足しており、回路はビルドこそ成功したが、シミュレーションでは0.85ms後に3Vを下回って失敗した。

EEBenchはSPICEシミュレーター（ngspice）を使い、電源遮断中の電圧波形・動作点での実効容量・電源復帰後の回復挙動・コスト効率を全て定量的に採点する。採点は完全に決定論的で、「それらしく見える」かどうかは問わない。

さらに難易度の高いアナログタスクでは、オペアンプ周辺の多重フィードバック・ローパスフィルターを設計させ、各部品がワーストケース公差に振れた状態でもゲイン・カットオフ周波数・Qが仕様内に収まるかを検証する。理想値を教科書から選ぶのではなく、実在するメーカー部品のデータシートからSPICEモデルのパラメータを取り込んで評価する。「電気的性能・コスト・調達可能性のトレードオフ」がどの程度できるか——これが評価の核心だとEEBenchは述べている。

リーダーボードの現状

9月1日時点の結果（13タスク）は以下の通りだ：

AnthropicのClaude系列（Opus・Fableはモデルのサイズ・特性による系統）がトップを占め、OpenAIのモデルは後塵を拝している。**GPT-5.5は42.3%、GPT-5.6 Solは39.4%**。デモで注目を集めたGPT-6 Astraの結果はまだ掲載されていない。

注目はxAIの動きだ。xAIはGrok 4.6のモデルカードにEEBenchを掲載し、3DモデリングやパラメトリックCADの評価と並べて「エンジニアリング加速」の指標として位置づけた。フロンティアラボが新モデルの公式説明にこのベンチマークを採用したことは、EEBenchの客観的な指標としての地位を高める出来事だ。xAI自身はCADを含むドメイン固有環境でのRLトレーニングを実施したとGrok 4.6ローンチポストで説明しており、スコアの高さと整合している。

訓練環境としての可能性

EEBenchのシミュレーションハーネスは、そのまま強化学習（RL）の報酬シグナルとして使える。失敗した実行には「どの電圧が仕様を外れたか」「どの公差コーナーで落ちたか」「コストが不必要に高くないか」という具体的な情報が含まれており、「スキーマティックが妥当に見える」という言語評価よりもはるかに密度の高いフィードバックを訓練ループに与えられる。

EEBenchチームはフロンティアラボとの直接連携も始めており、より大規模な評価スイートとシミュレーション訓練環境の提供を進めているという。Grok 4.6の結果は、その方向性が実際にスコアへ反映された初めての事例とも見られている。

現時点の答えは「一部はYes、盲目的な信頼はNo」

EEBenchの現時点での結論は「一部の回路については、すでにYes」だ。ただしペースメーカーの設計を任せて盲目的に実装するレベルではない、とも明確に述べている。V1は現在アナログ・デジタル設計のシミュレーション検証をカバーしており、レイアウト・製造・実機立ち上げの評価は今後の課題だ。部品の物理特性やワーストケース公差まで考慮した設計を安定してこなせるモデルが登場するとき、AIと回路設計の関係は大きく変わるだろう。

詳細はCan AI design circuit boards yet?を参照していただきたい。