8月24日、ServeTheHomeが「Micron Evolving Memory Architectures for AI at Hot Chips 2026」と題した記事を公開した。Hot Chips 2026においてMicronが行った発表の核心は、12-high HBM4を8スタック搭載した典型的なGPUパッケージではメモリシリコンの面積がGPUダイの8倍以上に達するという数字だ。コンピュートよりメモリの方がはるかに大きなシリコン面積を占めるこの現実は、AIシステムの設計における「メモリウォール」問題の深刻さを端的に示している。
「メモリウォール」がAIの天井になっている
AIアクセラレータのTFLOPS性能は約2年ごとに3倍のペースで伸びている。一方、HBM（High Bandwidth Memory）などの2.5D実装メモリの帯域幅は、同期間で2倍未満の伸びにとどまる。このギャップが年々拡大していることが、AIシステムのボトルネックとなっている。
Micronはこの構造を「メモリウォール」と呼び、LLMの性能向上にはモデルサイズ・データセット規模・学習計算量の3つが同時にスケールしなければならないという前提に立ち、その3つを結びつけるリソースとしてメモリを位置づけた。冒頭でOpenAIのCompute Efficient Frontierを引用したのも、そのフレーミングのためだ。
HBMの現実：GPUダイの8倍を占めるメモリシリコン
HBMがどれほどの物理的存在感を持つか、Micronが示した数字が端的に表している。
12-high HBM4を8スタック搭載した典型的なGPUパッケージは、面積が12,000平方ミリメートルを超える。 GPUダイ本体と比較すると、メモリシリコンの面積はその8倍以上に達する。コンピュートよりメモリの方がはるかに大きな面積を占めるという、直感に反する現実だ。
MicronのHBM：AIパフォーマンスを支える主要要素
HBMはECC RDIMMのような通常のソケット実装ではなく、GPU/アクセラレータと一体化したSystem-in-Package（SiP）として実装される。HBM3EからHBM4への移行では、ダイあたりのバンク数が128から256へ倍増し、インターポーザー上のIO密度も1K IOから2K IOへ引き上げられた。HBM3EはDDR5と比べて同じ容量を実現するのに約3倍のシリコン面積を消費するという、コスト面でのトレードオフも明示された。
HBM世代ごとの進化
HBM1からHBM4まで、各世代でデータレート・擬似チャネル数（pseudo-channels）・スタック高さがすべて向上している。Micronはこれを「コンピュートとメモリをつなぐ橋」として整理し、HBM2eからHBM5にかけての容量・帯域・エネルギー効率の推移を示した。
各世代の位置づけを簡潔に整理すると、HBM2eが大規模GPU普及期の標準となり、HBM3で帯域とスタック密度が大幅に引き上げられ、HBM3Eがその改良版として現行フラグシップGPUに搭載されている。次世代のHBM4はバンク数倍増とIO密度向上によってさらなる帯域拡大を図るものであり、HBM5はそのロードマップ上の次段階に位置づけられる。なお、Micronのスライドではこの推移を示すグラフのY軸にラベルが付いていなかった点をServeTheHomeは皮肉交じりに指摘している。
HBMとは何か：Micronによる世代別解説
熱・信頼性・パッケージングの課題
帯域と容量を追い求めるほど、副作用も増大する。Micronが挙げた主な課題は以下の3点だ。
- 熱管理：DRAMダイの高活性化・スタック高さの増加・ベースダイの高機能化がいずれも発熱を増やす。液冷、ハイブリッドボンディング、はんだとサイドモールドの改良が対策として示された。
- 信頼性（CPI・RAS）：異種材料が混在するHBMデバイスでは、熱膨張係数（CTE）の不一致が熱機械的ストレスを生む。ECC保護はHBM3から2層構造が採用されており、システムレベルで256ビットアクセスごとに16メタビット、ダイ上ではシンボルベースのReed-Solomon ECCが実装されている。なお、この熱膨張係数の問題はCerebras WSEの開発でも最大の難題の一つだったとServeTheHomeは補足している。
- パッケージング：CoWoS-LやCoWoS-R、ガラス基板など、より大型のSiPへの移行が進んでいる。高速IOリンク、メモリ最適化SERDES、ダイ間PHY、コパッケージド光インターコネクトも技術ロードマップに含まれる。
ベースダイへのロジック統合が次の焦点
ServeTheHomeはまとめとして、HBMのベースダイにメモリコントローラや演算ロジックを組み込むカスタムHBMが今週（Hot Chips 2026会期中）さらに登場するだろうと予測している。帯域・シリコンコスト・熱性能・信頼性のトレードオフをどう折り合わせるかが、次世代アクセラレータの設計を左右する。
詳細はMicron Evolving Memory Architectures for AI at Hot Chips 2026を参照していただきたい。
